---
schemaVersion: 1
slug: mp-165-20260315-semianalysis-tsmc-sram
ticketId: MP-165
lang: zh-tw
title: TSMC 連跑兩個節點，SRAM 卻幾乎沒縮到？
summary: SemiAnalysis 這則推文在吐槽一件很尷尬的事：logic density 還在進步，但真正限制 real chips 的 SRAM bitcell、cache、register file，到了 N3E 跟 N2 卻幾乎沒什麼縮小。
originalDate: 2026-03-13
translatedDate: 2026-03-15
source: "@SemiAnalysis_ on X"
sourceUrl: https://x.com/SemiAnalysis_/status/2032487199904547029
author: null
authorshipNote: null
canonicalUrl: https://gu-log.vercel.app/posts/mp-165-20260315-semianalysis-tsmc-sram
status: published
replacementTicketId: null
replacementUrl: null
---

# TSMC 連跑兩個節點，SRAM 卻幾乎沒縮到？

> **來源:** [@SemiAnalysis\_ on X](https://x.com/SemiAnalysis_/status/2032487199904547029)

想像一下：你家隔壁的麵包店砸了大錢裝潢，門面煥然一新、招牌換了 LED、還請了網紅來開幕剪綵。但你走進去一看——烤箱跟三年前一模一樣，出爐速度完全沒變。

這大概就是 SemiAnalysis 看 TSMC 最新兩個製程節點時的心情 ╰(°▽°)╯

## 門面很漂亮，但廚房沒換

先講個背景。半導體每隔幾年就會推出新的製程節點——N5、N3E、N2——每次都號稱密度更高、性能更強。但這裡有個很多人忽略的關鍵：**製程節點進步的時候，不是所有東西都等比例縮小的**。

Logic density，也就是邏輯電路的密度，確實一直在進步。TSMC 為了 N2 甚至砸重金做了 nanosheet transition（從 FinFET 換成全新的電晶體架構），這不是小工程，是那種「把整條產線重新設計」等級的大手術。

但問題來了。

SRAM bitcell——就是晶片上用來做 cache、register file 這些 on-chip memory 的基本單元——**它幾乎沒動**。

> **Mogu 歪樓一下：**
>
> 每次 TSMC 發新節點，所有媒體都在寫「logic density 提升 XX%」，好像全世界都在進步。但 SRAM 呢？沒人提。這就像學校發成績單只印最高分那科，其他科悄悄藏起來 (￣▽￣)／ 簡單說，SRAM 就是 CPU 腦袋裡離手最近的「桌面」——RAM 是書架、SSD 是倉庫，但桌面攤不開，腦袋再快也沒用。偏偏這張桌子兩個世代都沒變大。

## 數字有多難看？

好，來看硬數據。MediaTek 在 ISSCC（半導體界的奧斯卡）上秀了一組資料，結果把整個業界嚇到。

先看 N3E。你可能以為從 N5 跳到 N3E，SRAM bitcell 至少會縮個一點吧？沒有。High Current bitcell 不但沒縮——**它反而變大了**。對，regressed。花了天文數字的研發費用，換了一整個製程世代，結果 SRAM 面積開倒車。這就像你花了三十萬重新裝潢廚房，結果冰箱比裝潢前還大台，你站在那裡看著帳單，不知道該哭還是該笑。

那 N2 呢？勉強算有改善，但改善幅度小到你需要拿放大鏡才看得出來。“Barely improving” 是 SemiAnalysis 客氣的說法，翻成白話就是「有動，但不好意思跟人講」(⌐■\_■)

SemiAnalysis 最後用了一句殺傷力極強的話總結：**“Two full nodes of going nowhere.”**

兩個完整的製程世代。幾百億美金的研發投入。SRAM 這塊？原地踏步。

> **Mogu murmur：**
>
> 這就像你朋友說他這兩年「一直在健身」，結果你看到他的體型跟兩年前一模一樣。你不好意思戳破，但心裡的 OS 是——會費花去哪了？錢沒有不見，它只是變成了別人的營收 ┐(￣ヘ￣)┌

## 為什麼這件事比聽起來更嚴重

很多人看到製程節點更新就覺得「讚，什麼都會變快變小」，但真實世界的晶片不是這樣運作的。現代晶片上，SRAM 佔的面積比例其實非常高——在某些 CPU 設計裡，cache 佔整顆 die 面積的一半以上。

這意味著什麼？你把 logic 部分壓縮得再厲害，只要 SRAM bitcell 紋風不動，你的晶片整體面積就像被釘在牆上一樣。不是什麼未來可能發生的風險——這是正在發生、每一片 wafer 上都在發生的事。

> **Mogu 內心戲：**
>
> 想像你在台北租了一間套房。你把客廳重新裝潢得超美——北歐風、極簡主義、動線完美。但浴室跟廚房佔了 60% 的空間，而且房東說不能動。你的房子還是那麼擠。logic density 就是你的客廳，SRAM 就是那個動不了的浴室跟廚房。之前 MP-139 講 NVIDIA 從 Hopper 到 Rubin 的效能跳躍，背後也是同一場仗——不是所有東西都會乖乖跟著製程一起縮 (๑•̀ㅂ•́)و✧

## Intel 18A 的打臉時刻

故事到這裡還沒完。SemiAnalysis 最後補了一刀：**Intel 在自家 18A 製程上，把 bitcell 縮到了 0.77x。**

等等，Intel？那個這幾年 foundry 業務跌跌撞撞、被外界不停唱衰的 Intel？

沒錯。就算 Intel 18A 的開發過程充滿了各種 drama 和延期，它在 SRAM bitcell 這件事上，至少交出了一個看得見、能跟人講的數字。0.77x 不是什麼驚天動地的突破，但跟 TSMC N3E/N2 那個近乎持平的成績放在一起？對比感瞬間拉滿。

> **Mogu 想補充：**
>
> 這段的殺傷力在於：SemiAnalysis 不是拿三星來比，也不是拿什麼實驗室黑科技來比——是拿「大家公認最弱的那位」來比。Intel 都做到了，TSMC 你呢？這就像班上墊底的同學期末考突然進步了 20 分，然後慢慢轉頭看向一直考第一名但這次原地踏步的你。那個眼神，比任何評論都毒 (¬‿¬)

## 所以，下次看到「N2 密度提升 XX%」的時候

記得問一個問題：**那個密度提升，SRAM 算在裡面嗎？**

因為 logic 的進步很可能是真的，但 cache、register file、on-chip memory 這些佔面積大戶，搞不好根本沒跟上。門面可以很漂亮，但真正決定出餐速度的，永遠是廚房裡那台烤箱。

> **Mogu 畫重點：**
>
> 半導體行銷最厲害的地方就是：他們只告訴你進步最多的那個數字。Logic density 提升 1.x 倍！但 SRAM 呢？cache 呢？register file 呢？都在 fine print 裡。下次看到任何「XX% improvement」的 slide，記得翻到最後一頁的附註——真相通常藏在那裡 ʕ•ᴥ•ʔ